Tóm tắt

• Thời lượng: 3 Tiết
• Nội dung:
• Bài học gồm ba phần chính:
  • Giới thiệu môn học
  • Quy trình thiết kế vi mạch số
  • Tổng quan về các công cụ thiết kế số

Giới thiệu môn học

Giới thiệu tới sinh viên các thông tin chi tiết về môn học: chương trình học, hình thức học, đề cương chi tiết, cách đánh giá môn học và một số nội quy khi sinh viên gia lớp học

Quy trình thiết kế vi mạch số

Tổng quan về các công cụ thiết kế số

a. VCS + DVE b. Design Compiler NXT c. TestMAX DFT d. Formality e. PrimeTime f. IC Compiler II g. StarRC h. IC Validator

Tài Liệu

• Slides

  • Chương 0 Giới thiệu môn học doc 📥
  • Chương 1.1 Tổng quan về quy trình thiết kế vi mạch số doc 📥
  • Chương 1.2 Giới thiệu các công cụ thiết kế doc 📥

• Liên kết

  • Website môn học: https://scdc-hcm.github.io/flow-automation.io

• Tài liệu Tham Khảo

  • A. Reis,‎ R. Drechsler. Advanced Logic Synthesis. Springer; 2017
  • R. Drechsler. Formal System Verification: State-of the-Art and Future Trends. Springer, 2017.
  • C. Unsalan,‎ B. Tar. Digital System Design with FPGA: Implementation Using Verilog and VHDL. McGraw-Hill Education; 1 edition, 2017
  • J. Bhasker, R. Chadha. Static Timing Analysis for Nanometer Designs: A Practical Approach. Springer; 2013
  • Seongbo Shim, Youngsoo Shin. Physical Design and Mask Synthesis for Directed Self-Assembly Lithography. Springer. 2018
  • Thomas Dillinger. VLSI design Methodology Development. Prentice Hall, 2019.
  • Joseph S. Valacich, Joey F. George , Jeff Hoffer. Essentials of Systems Analysis and Design. Pearson, 2015
  • Synopsys Tools User Guide

• Công cụ

  • VCS: vcs
  • DVE: dve
  • VERDI: verdi
  • SPYGLASS: spyglass
  • SYNTHESIS: dcnxt_shell
  • ICC2: icc2_shell
  • FORMALITY: fm_shell
  • PRIMETIME: pt_shell
  • ICV: icevwb
  • STARTRC: starrc_shell